BEST AVAILABLE COPY

Taiwanese Patent Application No. 92120502

ABSTRACT PF DISCLOSE

This invention provides a method for growing Ge epitaxial layers on Si substrate using a combination of ultimate high vacuum chemical vapor deposition (UHVCVD) and in-situ high temperature annealing process.

This invention also provides a method, based on the principles of strained interfaces blocking the threading dislocation generated from the first epitaxial layer, to reduce the total thickness, dislocation density and surface roughness on the Ge epitaxial layers.

Firstly, precleaning the Si substrate in a standard cleaning procedure, dipping it with 10% HF solution and prebaking to remove its native oxidized layer. Subsequently, growing a high Ge-containing epitaxial layer, such as $Si_{0.1}Ge_{0.9}$ in a thickness of $0.8 \,\mu$ m on said Si substrate using ultra-high vacuum chemical vapor deposition under certain conditions. During the period of growing, many dislocations generated and located near the interface and in the low part of $Si_{0.1}Ge_{0.9}$ due to the large mismatch between this layer and Si substrate.

Furthermore, a subsequent 0.8μ m $Si_{0.05}Ge_{0.95}$ layers, and optionally a further 0.8μ m $Si_{0.02}Ge_{0.98}$ layer, are grown. The formed strained interfaces of said layers can bend and terminate the propagated upward dislocation very effectively. Finally a Ge film is grown on said layer.

【19】中華民國

【12】專利公報 (B)

【11】證書號數:1221009

【45】公告日: 中華民國 93 (2004) 年 09月11日

[51] Int. CI,7: H01L21/324

發明

全 5 頁

稱:在矽晶片上成長錯薄膜之方法

A METHOD FOR GROWING GE EPITAXIAL LAYERS ON SI

SUBSTRATE

【21】申請案號: 092120502

【22】申請日期:中華民國 92 (2003) 年07月28日

【72】 發明人:

羅唐讀

楊宗煜

張俊彦 張翼

LUO, GUANGLI YANG, TSUNG HSI

CHANG, CHUN YEN CHANG, EDWARD Y.

【71】申請人:

【74】代理人:何金陵 先生

何秋遠 先生

NATIONAL CHIAO-TUNG UNIVERSITY

[57]申請專利籬園:

- 1.一種於矽晶片上成長鍺磊晶之方法, 包括:
 - (1)提供一潔淨平坦之矽晶片;
 - (2)成長具有特定厚度之第一矽鍺磊 晶層·使其容納大量因晶格失配所 產生的線差排於該底部及界面處;
 - (3)進行第一矽緒磊晶層之即時高溫 退火,以進一步降低線差排密度;
 - (4)成長第二及祝需要之第三矽鍺磊 晶層,使其產生之應變界面阻擋第
- 一磊晶層之向上傳遞之線差排,並 於兩次成長期間進行即時即時高溫 退火:
- (5)最後步驟,成長一統鍺薄膜作為 頂層;

其中,磊晶係於 350 至 650℃、成長 氣體壓力 20 至 100 毫托下,以超高 **真空化學氣相嘉晶法進行成長:** 又,即時高溫退火處理係在650至 800℃下進行 0.25 至 1 小時。

10.

- 2.如申請專利範圍第1項之方法,其中 步驟(1)矽晶片係以標準清洗步驟潔 淨,經10%氫氟酸溶液浸濕,並於 800℃下預烘10分鐘以去除俱生氧化 層。
- 3.如申請專利範圍第1項之方法,其中 第一矽錯磊晶層為至少0.1 微米以上 之Sin, Geno。
- 4.如申請專利範圍第 1 或 3 項之方法, 其中第一矽赭磊晶層為 0.5 至 0.8 微 米之 Si_u Ge_a。
- 5.如申請專利範圍第1項之方法,其中 第二矽錯磊晶層為至少0.1 微米以上 之Si_{ous}Ge_{ous}。
- 6.如申請專利範圍第1或5項之方法, 其中第二矽錯磊晶層為0.5至0.8 微 米之Si_{aus}Ge_{as}。
- 7.如申請專利範園第1項之方法,其中 視需要之第三矽鍺磊晶層為至少0.1 微米以上之 Si_{0.02}Ge_{0.94}。
- 8.如申請專利範圍第1或7項之方法, 其中視需要之第三矽錯磊晶層為0.5 至0.8 徵米之SinmGeoss。
- 9.如申請專利範圍第1項之方法,其中 第一矽錯磊晶層之錯合量可為70至 90%。
- 10.如申請專利範圍第1項之方法,其 中第二矽鍺磊晶層之錯合量可為80 至95%。
- 11.如申請專利範圍第1項之方法,其 中磊晶成長溫度係於400℃下進行。
- 12.如申請專利範圍第1項之方法,其中即時高溫退火係於750℃下進行至少15分鐘。
- 13.如申請專利範圍第1或12項之方 法,其中即時高溫退火之氛圍為氫 氣、退火之氣體壓力為20毫托。
- 14.一種於矽晶片上成長鍺磊晶之方 法,包括:
 - (1)提供一潔淨平坦之矽晶片;

- (2)成長具有特定厚度且鍩合量至少70%以上之第一矽鍺磊晶層;
- (3)進行第一矽錯磊晶層之即時即時高溫退火;
- (4)成長錯含量更高之第二矽錯磊晶層及視需要之第三矽緒磊晶層,並於兩次成長期間進行即時高溫退火;
- (5)於最上層磊晶表面,成長一純鍺 10. · · 薄膜;
- 其中,惡晶層之錯含量由第一矽錯 惡晶層、第二矽錯磊晶層、視需要 之第三矽鍺磊晶層至最上層之純鍺 薄膜,係呈階梯式增加,係於350至 15. 650℃、成長氣體壓力20至100毫托 下,以超高真空化學氣相磊晶法進 行成長;又,即時高溫退火處理係 在650至800℃下進行0.25至1小時。
- 15.如申請專利範圍第14項之方法,其 20. 中步驟(1)矽晶片係以標準滑洗步驟 潔淨,經10%氫氟酸溶液浸濕,並 於800℃下預烘10分鐘以去除俱生 氧化層。
- 16.如申請專利範圍第14項之方法,其 25. 中第一矽鍺桑晶屬為至少0.1 微米以 上之 Si_u, Ge_u。
 - 17.如申請專利範園第 14 或 16 項之方法,其中第一矽錯磊晶層為 0.5 至 0.8 微米之 Si_{ui} Ge_{ao}。
- 30. 18.如申請專利範圍第14項之方法,其中第二矽錯磊晶層為至少0.1 微米以上之Si_{uus}Ge_{ops}。
 - 19.如申請專利範圍第 14 或 18 項之方法,其中第二矽錯磊晶層為 0.5 至 0.8 微米之 Si_{nes} Ge_{nes}。
 - 20.如申請專利範圍第14項之方法,其中視需要之第三矽鍺嘉晶層為至少0.1 微米以上之 Sinm Genes。
- 21.如申請專利範圍第 14 或 20 項之方 40. 法,其中視需要之第三矽錯嘉晶層

35.

為 0.5 至 0.8 微米之 Si_{o.m} Ge_{n.sa}。

- 22.如申請專利範圍第14項之方法,其 中第一矽鍺磊晶層之錯合量可為70 至90%。
- 23.如申請專利範圍第14項之方法,其 中第二矽錯磊晶層之緒合量可為80 至95%。
- 24.如申請專利範圍第14項之方法,其 中磊晶成長溫度係於400℃下進行。
- 25.如申請專利範圍第14項之方法,其 中即時高溫退火係於750℃下進行至 少5分鐘。
- 26.如申請專利範圍第 14 或 25 項之方 法,其中即時高溫退火之氛圍為氣 氣、退火之氣體壓力為 20 毫托。
- 28.一種矽鍺磊晶半導體構造,包含一矽晶片,一緒含量至少70%之第一矽鍺磊晶層,一較高鍺含量之第二矽鍺磊晶層,及視需要之第三矽鍺磊晶層且其鉻含量比第二矽鍺磊晶層更高,最上層為純鍺之薄膜,其特徵在於:總嘉晶層厚度可控制不大於3.0 微米,且表面平整度俱佳而無須利用 CMP 進行表面平坦化。

- 29.一種矽錯磊晶半導體構造,包含一矽晶片,一緒含量至少70%之第一矽錯磊晶層,一較高緒含量之第二矽錯磊晶層,及視需要之第三矽錯磊晶層且其錯合量比第二矽錯磊晶層更高,最上層為純錯之薄膜,其特徵在於:利用申請專利範圍第1或14項之方法,線差排密度可控制不大於10%cm²。
- 10. 30.一種製作砷化镓材料之方法,係於 得自申請專利範圍第1或14項之方 法的矽鍺磊晶,以該錯層作為緩衡 層,利用鍺與砷化镓晶格匹配的特 性,繼續成長一砷化镓層。
- 15. 31.如申請專利範圍第30項之方法,其 中砷化鍵材料可作為高頻元件及光 學元件。
- 32.如申請專利範圍第30項之方法,其 中砷化錄材料另可作為III-IV族材料 20. 之晶片及作為整合III-IV族與IV族之 整合晶片。

圖式簡單說明:

第1 圖為本發明之線差排控制機制示意圖,其顯示銷成長機制及表現出線差排的侷限化與應變界面阻擋差排之機制。


第2圖及第3圖為依據本發明實施 樣品之穿透式電子顯微鏡影像,包括 模截面及表面,所獲得之鍺器晶層總 厚度約2.6微米、線差排密度約3×10⁴ cm³;亦即表示該鍺磊晶層厚度薄、線 差排密度低。

第4 圖依據本發明實施樣品之原子力顯敞鏡分析其表面粗糙度,其表 35. 面經觀察得知非常平整,表面粗糙度, 僅為3.2 奈米。

25.

30.

(4)



第1圖



第.2圖

圖,第





圖 8 第



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ OTHER: ____

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.